Esta web utiliza cookies propias y de terceros que nos permiten optimizar tu experiencia en el sitio web, evaluar su rendimiento, generar estadísticas de uso y mejorar y añadir nuevas funcionalidades. Mediante el análisis de tus hábitos de navegación podemos mostrar contenidos más relevantes y medir las interacciones con la web.
Puede obtener más información aquí.

Avanzado
Artículos
Portada

TéCNICAS PARA LIDAR COM A RECUPERAÇAO DE FUGA NA úLTIMA FASE IBD

N S MURTI SARMA / PETTA VEERA BALA VASAN
EDIÇOES NOSSO CONHECIMENTO
12 / 2025
9786209343254
Portugués

Sinopsis

A potência de fuga, os desafios de integridade de potência devido a células sobressalentes e queda de IR de pico, respectivamente, sao abordados nesta monografia. O escopo da soluçao proposta reside no nível de design físico próximo ao encerramento do design, onde as ferramentas de otimizaçao têm recursos limitados para resolver esses desafios. No entanto, há muito espaço para trabalhos futuros em outras áreas do espectro de baixo PM, como no nível do circuito, nível arquitetônico, nível de design e nível de codificaçao de software. A maioria dos designers de semicondutores atuais nao está interessada em técnicas muito recentes, como fluxos ECO de gate array usando kits ECO fornecidos por fornecedores de bibliotecas, devido aos esforços envolvidos na modificaçao dos fluxos existentes e aos cronogramas de design apertados. A técnica proposta de 'Atribuiçao de Estado Ideal' pode ajudar a reduzir o vazamento de células sobressalentes sem afetar os fluxos de design, mas a mudança para essas novas técnicas ajudará na reduçao completa da potência de vazamento das células sobressalentes. Outra área possível para investigaçao futura é a utilizaçao de bibliotecas de 65 nm, 45 nm, 32 nm e 28 nm para a implementaçao de várias arquiteturas intensivas em fluxo de dados, a fim de validar a técnica proposta de Reduçao Seletiva de Glitches.

PVP
83,17€